基于Cadence的实际电路板DDR3传输线仿真分析
摘要
利用Cadence系列软件对列车控制网络主控板DDR3系统进行传输线仿真分析，针对性改进了PCB板设计，有效提高了设计效率。
出处
《移动信息》
2015年第3期22-23,共2页
MOBILE INFORMATION
参考文献3
-
1陈兰兵.Cadence高速电路设计[砌.北京:电子工业出版社,2014.
-
2E·伯格丁.信号完整性分析[M].李玉山,译.北京:电子工业出版社,2005.
-
3DDR-DDR4系列内存简介[EB/OL].http://baike.baidu.can/view/1191.htm.
-
1杨丽丽.现场总线在列车控制网络中的应用[J].铁道运营技术,2009,15(4):4-6. 被引量：5
-
2刘海洋,汪旭,李龙,王磊.基于Cadence仿真的DDR3系统IO Buffer配置[J].电工技术（下半月）,2015,0(5):186-186.
-
3宋娟,王立德,严翔,申萍.列车控制网络专用双绞线传输特性的研究[J].铁道学报,2012,34(3):61-67. 被引量：10
-
4张新有,魏俊超.ARCNET列车控制网络令牌传递算法的改进[J].计算机科学,2016,43(8):45-49. 被引量：2
-
5钱存元,施招东.CAN-485协议控制器在列车控制网络中的应用[J].微型机与应用,2013,32(15):60-62. 被引量：3
-
6左峰,王立德,聂晓波,李成钢.基于ARCNET的轻轨列车通信网络[J].电力机车与城轨车辆,2009,32(6):27-30. 被引量：3
-
7李洋涛.TCN列车网络技术现状与发展[J].单片机与嵌入式系统应用,2012,12(1):4-7. 被引量：16
