基于FPGA的数字频率计原理设计与实现

本文重点介绍了一种基于FPGA的数字频率计的原理、设计方法和实现方法。该设计采用硬件描述语言VHDL(Very-High-Speed Integrated Circuit Hardware Description Language),在软件开发平台ISE(Integrated Software Environment)上完成。本数字频率计能精确地测量频率在1Hz到100MHz之间的信号。使用Model Sim仿真软件对VHDL程序做了仿真,并完成了综合布局布线,最后将实验程序下载到实验电路板上,完成实验要求并进行测试。