在65nm工艺线开发低功耗晶体管

导出

摘要据日本《电子材料》2003年第8期报道,日本东芝公司在65nm CMOS工艺线成功地开发了世界最低功耗的晶体管。该晶体管采用氮化铪(HfSiON)作为高介电率栅氧化膜,控制了Si衬底的界面反应,确保了界面稳定性;此外采用等离子体氮化技术用HfSiON材料形成了高介电率膜。与Si氧化膜相比,栅漏电流降低至其1/1000的水平。

作者孙再吉

出处《半导体信息》 2003年第6期22-22,共1页 Semiconductor Information

关键词 NM 工艺线氮化铪界面反应界面稳定性均一性日本东芝公司电子材料氮化铅界面性能

分类号 TN322.7 [电子电信—物理电子学]

引文网络
相关文献

1益国.0.4～0.25μm时代的栅氧化膜形成技术[J].电子与封装,2002(5):39-42.
2欧姆龙开发出UWB天线以高介电率树脂实现小型化[J].电子制作,2006(8):4-4.
3邸建华.面发射型InGaAsP/InP发光二极管的均匀衰减[J].液晶与显示,1989,9(3):31-36.
4材料制备工艺[J].电子科技文摘,2002,0(10):22-23.
5肖钰,史梦然,宁玮,段建春.表面预处理对InSb钝化层界面的影响[J].激光与红外,2014,44(8):902-905. 被引量：4
6电子材料[J].新材料产业,2007(6):79-83.
7屠海令,杜军.高介电常数栅介质的性能及与硅衬底间的界面稳定性[J].稀有金属,2007,31(3):265-278. 被引量：6
8范焕章,王刚宁,张蓓榕,贺德洪,桂力敏.脉冲和直流应力下栅氧化膜击穿特性的差别[J].华东师范大学学报（自然科学版）,1998(1):50-54.
9杨玲玲,丁驰竹,夏渊.基于ARM的激光电源控制系统设计[J].现代电子技术,2013,36(20):159-162. 被引量：3
10钱鹤,罗晋生.TiSi_x/GaAs肖特基接触的退火特性[J].Journal of Semiconductors,1991,12(2):114-119.

半导体信息

2003年第6期

浏览历史

内容加载中请稍等...

在65nm工艺线开发低功耗晶体管

相关作者

相关机构

相关主题

浏览历史