期刊文献+

CMOS数字IC管脚状态评估 被引量:1

State Evaluation of the Pin of CMOS Digital IC
下载PDF
导出
摘要 首先,根据CMOS数字IC管脚间的等效结构,给出了无偏置时任意两管脚之间的电压;其次,探讨了地开路时的输出管脚的状态;然后,提取了电源浮空时的等效电路;最后,利用所提取的等效电路,对二极管结构电源浮空电位和浮阱结构电源浮空电位进行了计算。 Firstly, according to the equivalent structure between the pins of CMOS digital IC, the unbiased voltage between any two pins is given. Next, the state of the output pin when the ground wire is open is discussed. And then, the equivalent circuit when the power supply floats is extracted. At last, the floating voltage of the diode structure and floating-well structure are calculated with the extracted equivalent circuit.
出处 《电子产品可靠性与环境试验》 2015年第6期7-11,共5页 Electronic Product Reliability and Environmental Testing
关键词 管脚 等效结构 管脚电压 二极管结构 浮阱结构 浮空电位 pin equivalent structure voltage of pin diode structure floating-well structure floating voltage
  • 相关文献

参考文献5

  • 1李兴鸿,赵俊萍,赵春荣.集成电路三温测试数据在失效分析中的应用[J].电子产品可靠性与环境试验,2013,31(5):1-5. 被引量:7
  • 2E.Ajith Amerasekera, CHARVAKA Puwury [M] . New York: John Wiley & Sons.Ltd., 2002.
  • 3李兴鸿,赵俊萍,赵春荣,赖世波.集成电路开短路失效原因探讨[J].电子产品可靠性与环境试验,2012,30(6):20-24. 被引量:7
  • 4RABAEYJM,CHANDRKASANA.NIKOLICB.数字集成电路-设计透视[M].北京:清华大学出版社,1998.
  • 5(奥地利)N·艾罗拉(N.Arora).用于VLSI模拟的小尺寸MOS器件模型:理论与实践[M].张兴,李映雪,译.北京:科学出版社.1999.

二级参考文献2

  • 1AMERA SEKERA EA, DUVVURY C. ESD in silicon inte- grated circuits [M] . Second Edition. New York: John Wi- ley & Sons. Ltd., 2005.
  • 2[美]韦克利(WAKERLYJF).Digitaldesign:prinei-plesandpractices[M].3rded.北京:高等教育出版社,2007.

共引文献12

同被引文献3

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部