基于FPGA的误码检测器的设计

随着人们生活水平的提高和生产力的发展,计算机现代技术的发展也越来越快。VHDL语言的出现和ASIC的应用进入了一个新的阶段,现代通信技术也随之发展起来。本文基于误码检测原理和M序列产生的原理,通过VHDL硬件描述语言,实现了一种简单的逐位比较型误码检测器的设计以及各功能模块的仿真。