期刊文献+

40nm工艺32x32b双端口SRAM的设计与优化 被引量:1

下载PDF
导出
摘要 这篇文章主要论述了在具体的工程实践中,由于6TSRAM在40nm工艺下的集成电路设计中表现出的性能和功耗均达不到设计要求,而在物理设计当中由寄存器组成的存储体的面积和功耗更难以胜任,所以需要定制设计一款32X32双端口8TSRAM。在先进工艺下8TSRAM所表现的性能和功耗均胜于前两者,在FT-X的芯片上运用该结构有效优化了时序和功耗。
作者 唐骏
出处 《电子技术与软件工程》 2016年第5期112-113,共2页 ELECTRONIC TECHNOLOGY & SOFTWARE ENGINEERING
  • 相关文献

参考文献7

  • 1E.J.Marinisen,B.Prince,D.KetelSchulz,etal.Challenges in Embedded Memory Design and Test[C].Proceedings of Desgin.Automation and Test in Europe,2005:722-727.
  • 2S.Kundu,etal.Test Challenges in Nanometer Technologies[J].J.Electronic Testing:Theory and Appli cations,2001,17(3/4):209-218.
  • 3赛普拉斯36-Mbit和18Mbit容量的四倍速和双倍速SRAM[EB/OL].
  • 4Y.Morita et al.An Area-Conscious Low-Voltage-Oriented 8T-SRAM Design under DVS Environment[J].Digest of Tech.Papers,Symp.VLSICircuits,2007:256-257.
  • 5M.A.Turi,J.G.Delgado-Frias et al.High-Performance Low-Power SelectivP recharge Schemes for Address Decoders[J].IEEE Transactions on Circuits and Systems,2008,55(9).
  • 6K.Zhang et al.A 3-GHz 70-Mb SRAMin 65nm CMOS technology with integrated column-based dynamic power supply[J].EEE J.Solid-State Circuits,2006:146-151.
  • 7C.T.Chuang,S.Mukhopadhyay,J.J.Kim,K.Kim.High-Performance SRAM in Nanoscale CMOS:Design Challenges and Techniques[J].EEE JSSCC,2007:4-12.

同被引文献2

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部