期刊文献+

基于FPGA的多路E1传输高速RS422业务方案 被引量:2

High speed RS422 transmission scheme over E1 based FPGA
下载PDF
导出
摘要 提出了一种高速RS422业务通过多路E1进行传输的设计和实现方案,该方案能够将标称速率为8704kb/s的同步RS422业务映射为5路E1,同时在接收端正确恢复业务数据,实现业务传输,并利用FPGA实现了该传输方案。 A High Speed RS422 transmission scheme over E1 is proposed in the paper. In the presented scheme, synchronous RS422 which nominal speed is 8704kb/s can be transmitted over 5 channels El, and the business recovery is implemented in the receiver. And the scheme is implemented by FPGA.
作者 白杨 韦以超
出处 《光通信技术》 北大核心 2016年第5期22-24,共3页 Optical Communication Technology
关键词 SDH E1 映射 解映射 SDH, El, mapping, demapping
  • 相关文献

参考文献4

二级参考文献13

  • 1邱志模,王华.基于FPGA的以太网与E1协议转换器的实现[J].军民两用技术与产品,2006(10):44-45. 被引量:3
  • 2曹志刚,钱亚生.现代通信原理[M].清华大学出版社.2003.12.
  • 3胡华春;石玉.数字锁相环路原理与应用[M]上海:上海科学技术出版社,1990.
  • 4万心平;张厥盛.集成锁相环路:原理、特性、应用[M]北京:人民邮电出版社,1990.
  • 5Chung Chingche,Ko ChiunYao. A Fast Phase Tracking ADPLL for Video Pixel Clock Generation in 65 nm CMOS Technology[J].Solid-State Circuits,2011,(10):2300-2311.
  • 6Staszewski R B,Waheed K,Dulger F. Spur- Free Multirate All-Digital PLL for Mobile Phones in 65 nm CMOS[J].IEEE Journal of Solid-State Circuits,2011,(12):2904-2919.
  • 7Chung ChingChe,Lee ChenYi. An all-digital phaselocked loop for high-speed clock generation[J].Solid-State Circuits,2003,(02):347-351.
  • 8樊昌信;曹丽娜.通信原理[M]北京:国防工业出版社,2007.
  • 9HaskellRE;HannaDM;郑利浩;王荃;陈华锋;.FPGA数字逻辑设计教程:Verilog[M]北京:电子工业出版社,2010.
  • 10Palnitkars.Verilog;夏宇闻;胡燕祥;刁岚松;.HDL数字设计与综合[M]北京:电子工业出版社,2009.

共引文献7

同被引文献21

引证文献2

二级引证文献7

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部