其它集成电路

铜和低介电常数对芯片性能的影响=The impact ofCu/low κ on chip performance[会,英]/Zarkesh-Ha,P.& Bendix.P.//Proceeding of Twelfth Annual IEEE In-ternational ASIC/SOC Conference.—257～261(UC)推导了可预测利用铜和低介电常数互连部分改进ASIC 性能的新模型。结果说明,基于这种新模型,利用0.25μm 技术设计铜互连的典型 ASIC 的速度改进约10%;使用低介电常数(ε_r=2.5)互连则其速度改进约27%;而且这种性能提高并非是附加的。