摘要
【正】 Y2001-62877-166 0121405基于直接时钟周期插入的1.3周期锁定时间,非锁相环/延迟锁相环抖动抑制时钟乘法器=A 1.3cycle locktime,non-PLL/DLL jitter suppression clock multiplierbased on direct clock cycle interpolation for“clock on de-mand”[会,英]/Saeki,T.& Mitsuishi,M.
出处
《电子科技文摘》
2001年第12期104-104,共1页
Sci.& Tech.Abstract
