信息理论与电子设备

导出

摘要 1210 信息理论与技术0524991大约束度 Viterbi 译码器在 FPGA 中的实现[刊,中]/李鹏辉//中国集成电路.—2005,(7).—43-46(C2)本文介绍了针对约束长度为9,码率为1/2卷积码的 Viterbi 译码器在 FPGA 中的一种实现方案。其中采用了串并结合的方法兼顾面积和速度,并用流水线来提高译码速度。测试结果表明。

出处《电子科技文摘》 2005年第10期43-53,共11页 Sci.& Tech.Abstract

关键词 VITERBI 信息理论约束长度卷积码盲多用户检测码率维特比译码中国集成电路路由选择通信学报

分类号 TN79 [电子电信—电路与系统]

引文网络
相关文献

1李鹏辉.大约束度Viterbi译码器在FPGA中的实现[J].中国集成电路,2005,14(7):43-46.
2胡永江,徐昌庆,常春泉.Viterbi译码器的FPGA实现[J].光通信技术,2005,29(10):62-64. 被引量：1
3李鹏展.十年不换的音响器材——龚先生访谈录[J].高保真音响,2006(3):47-50.
4胡永进,赵俭.一种面积和速度折衷的3DES实现方案[J].电子技术（上海）,2008,0(3):58-61.
5胡爱群,苏杰,何振亚.高约束度卷积码的一种译码方法及其性能[J].通信学报,1996,17(4):27-33. 被引量：1
6邵金祥,陈利学.基于状态机和流水线技术的3DES加密算法及其FPGA设计[J].电子技术应用,2005,31(1):69-71. 被引量：3
7我校电力工程系李鹏教授赴日参加ICEMS2009国际会议[J].电力科学与工程,2010,26(2):31-31.
8刘华章.长约束度卷积码译码器神经网络结构[J].通信技术,2000,33(2):80-82.
9梁宏.手机永远在线——专访LG品牌市场部经理李鹏[J].多媒体世界,2004(8):65-65.
10张红.同址存储在(2,1,9)维特比译码器中的应用[J].计算机与数字工程,2009,37(12):42-46.

电子科技文摘

2005年第10期

浏览历史

内容加载中请稍等...

信息理论与电子设备

相关作者

相关机构

相关主题

浏览历史