期刊文献+

基于ARM9与FPGA的高速数据记录模块设计 被引量:1

Implementation of a high speed data recording system based on ARM9 and FPGA
下载PDF
导出
摘要 为满足空军某型号雷达对于高速雷达数据的记录需求,本文给出了基于ARM9和V5系列FPGA的记录模块设计方案,通过一种特殊方法,提高了Nandflash异步写入速度,同时实现了模块中高效的文件管理、掉电恢复、数据循环覆盖记录等功能。本系统软硬结合,充分发挥了硬件的潜能,成功研制了一种记录速度达1 GB/s同时具备掉电恢复、循环覆盖功能的记录模块,并装备某型号雷达。 In order to meet the needs of a certain type of air force radar that record demand for high speed radar data, this paper gives the module design what based on ARM9 and V5 series FPGA, through a special method, we improve the nandflash asynchronous write speed, at the same time, we also realized file management, power fail recovery and cyclic data covering records. We made the hardware and software combined softly and finally realized a module with not only 1GB/s recording speed but also power fail recovery and cyclic data covering records function. It is equipped in a radar.
机构地区 烟台大学
出处 《电子设计工程》 2016年第9期156-159,共4页 Electronic Design Engineering
基金 山东省重点研发项目(2015GGX101027)
关键词 高速记录 UCOS II FPGA 嵌入式系统 ucos ii FPGA High speed recording UCOS II FPGA embedded system
  • 相关文献

参考文献15

二级参考文献37

共引文献206

同被引文献9

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部