1-Wire总线控制器的设计及FPGA验证

通过Quartμs II软件设计了单总线控制器,并详细介绍了从机主模块、从机初始化模块、从机接收数据模块、从机接受主机命令模块和从机匹配ROM等模块。各个模块均采用状态机的思想,并使用多个Always块避免信号毛刺,在各数据发送接收过程中均用一个脉冲信号表示开始或结束,方便与其他模块协作。