基于VHDL的FIR低通数字滤波器设计与仿真

以FIR数字滤波器的基本理论为依据,程序设计部分设计滤波器电路中的寄存器(延时器)、第一级加法器、乘法器、第二级加减法器、输出等多个单元器件模块。采用模块化的自顶向下的设计思想,对各个功能模块采用VHDL语言的描述方法,VHDL程序设计代码在Quartus II的集成开发环境下使用,并且利用其内部的仿真器对设计进行了仿真和验证。