期刊文献+

全数字时钟锁相环的设计 被引量:1

下载PDF
导出
摘要 提出了一种全数字时钟锁相环的设计方法,采用一种基于FPGA+DDS的设计,采用数字鉴相,用数字环路输出来控制DDS的输出频率,算法灵活,可移植性强,可广泛应用于调制解调器或其它电子设备的设计。
出处 《无线电通信技术》 2002年第4期49-50,共2页 Radio Communications Technology
  • 相关文献

参考文献1

  • 1程佩清.数字信号处理[M].北京:清华大学出版社,1995..

共引文献3

同被引文献14

引证文献1

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部