Math Works加快FPGA在环验证

下载PDF

导出

摘要 Math Works发布了HDL Verifier中的新功能，用来加快FPGA在环（FIL）验证。利用新的FIL功能，可以更快地与FPGA板通信，实现更高的仿真时钟频率。现在，系统工程师和研究人员可以自信地快速确认和验证FPGA设计住系统中按预期方式工作，从而节省开发时间。

出处《今日电子》 2017年第1期103-104,共2页 Electronic Products

关键词 FPGA设计 MATH 验证系统工程师时钟频率研究人员 HDL FIL

1MathWorks加快FPGA在环验证[J].中国集成电路,2017,26(1):8-8.
2李旭然.基于Matlab的FIR低通滤波器的设计[J].电脑知识与技术,2014,10(12X):8806-8807.
3Xilinx将办可编程解决方案巡演[J].电视技术,2008,32(3):58-58.
4黄小实.浅谈TD-SCDMA智能天线基本原理和测试方法[J].电信网技术,2009(12):50-54. 被引量：2
5新闻[J].电子设计应用,2007(7):121-121.
6ADI公司举办2013设计峰会[J].微型机与应用,2013,32(8):15-15.
7王伟.MATLAB/Simulink助力下一代信号处理系统设计[J].电子技术应用,2010,36(12):6-6. 被引量：1
8设计工具[J].电子设计应用,2009(7):112-112.
9钟辰.通过实例浅析After Effects 5.5中动态数学运算式 (Motion Math)的强大功能[J].电视字幕．特技与动画,2003,10(12):26-27.
10WEN Yiling,MA Jianfeng,HUANG Huawei.An Aggregate Signature Scheme with Specified Verifier[J].Chinese Journal of Electronics,2011,20(2):333-336. 被引量：4

今日电子

2017年第1期

浏览历史

内容加载中请稍等...