MathWorks加快FPGA在环验证

MathWorks发布了HDL Verifier中的新功能，用来加快FPGA在环（FIL）验证。利用新的FIL功能，可以更快地与FPGA板通信，实现更高的仿真时钟频率。现在，系统工程师和研究人员可以自信地快速确认和验证FPGA设计在系统中按预期方式工作，从而节省开发时间。