期刊文献⁺

任意字段

题名或关键词

题名

关键词

文摘

作者

第一作者

机构

刊名

分类号

参考文献

作者简介

基金资助

栏目信息

MathWorks加快FPGA在环验证

下载PDF

导出

摘要 MathWorks近日发布了HDL Verifier中的新功能，用来加快FPGA在环（FIL）验证。利用新的FIL功能，可以更快地与FPGA板通信，实现更高的仿真时钟频率。现在，系统工程师和研究人员可以自信地快速确认和验证FPGA设计在系统中按预计方式工作，

出处《中国集成电路》 2017年第1期8-8,共1页 China lntegrated Circuit

关键词 FPGA设计验证系统工程师时钟频率研究人员 HDL FIL 在系统

分类号 TN402 [电子电信—微电子学与固体电子学]

引文网络
相关文献

1Math Works加快FPGA在环验证[J].今日电子,2017,0(1):103-104.
2LTESystemToolbox：工具箱[J].世界电子元器件,2014(1):32-32.
3MathWorks推出用于MATLAB的LTE System Toolbox[J].电子设计工程,2013,21(23):187-187.
4刘娟娟.德州仪器与MathWorks推出DSP开发工具[J].中国电子商情（通信市场）,2002(11):77-77.
5王伟.交流·设计·实现 ADI首届设计峰会圆满落幕——携手Xilinx、MathWorks,全力简化系统级设计[J].电子技术应用,2013,39(7):1-1.
6江原.Mathworks新版助无线通信和雷达设计更便利[J].信息安全与通信保密,2013(5):41-41.
7通信与计算机[J].电子设计应用,2008(6):123-124.
8MathWorks进入中国4G无线协议设计领域[J].通信世界,2007(20A):8-8.
9MathWorks为RealtimeWorkshop提供新的并行计算支持[J].电信科学,2010,26(12):148-148.
10Cadence新功能针对无线设计领域应用[J].电子设计应用,2005(3):135-135.

中国集成电路

2017年第1期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...

;

使用帮助返回顶部