信号完整性的研究

信号边沿速率越来越快,片内和片外时钟频率越来越高,导致系统和板级的信号完成性和电磁兼容性问题更加突出。电路的集成规模越大,I/O数越来越多,使得单板互连密度不断加大。产品研发以及推广周期的时间不断减小,使得我们必须面临一次性设计成功的严峻挑战。在电路设计中必须考虑信号完整性问题。