期刊文献+

高增益、低噪声的石英陀螺计电荷检测电路设计

下载PDF
导出
摘要 采用三级运放结构设计了一种专用于石英陀螺计中的高精度CMOS集成电荷检测电路。整体电路在第一、二级运放中分别采用全差分输出和输入的结构,减小了整体系统的失调温度系数和失调电压值;其中,PMOS差分输入和折叠式共源共栅结构为运放提供了较低的噪声和较大的增益;自举基准电流源及其启动电路功能和新型反馈结构来进行频率补偿的方法提高了电路的精确度、增强了抗电源干扰能力、改善了电路的稳定性。
出处 《电子技术与软件工程》 2017年第12期118-118,共1页 ELECTRONIC TECHNOLOGY & SOFTWARE ENGINEERING
  • 相关文献

参考文献2

二级参考文献15

  • 1周荣华.加速度计灵敏度校准方法的研究[J].汽车科技,2005(4):16-18. 被引量:4
  • 2Leung K N, Mok P K T. Nested Miller compensation in low-power CMOS design. IEEE Trans Circuits Syst II,2001,48 (4) :388
  • 3Leung K N, Mok P K T. Analysis of multistage amplifier-frequency compensation. IEEE Trans Circuits Syst I,2001,48(9) :1041
  • 4Leung K N,Mok P K T,Ki W H,et al. Three-stage large capacitive load amplifier with damping-factor-control frequency compensation. IEEE J Solid-State Circuits, 2000,35 (2):221
  • 5Lee H, Mok P K T. Active-feedback frequency-compensation technique for low-power multistage amplifiers. IEEE J Solid-State Circuits,2003,38(3) :511
  • 6Lee H, Mok P K T. Advances in active-feedback frequency compensation with power optimization and transient improvement. IEEE Trans Circuits Syst I,2004,51 (9) : 1690
  • 7Lee H, Leung K N, Mok P K T. A dual-path bandwidth extension amplifier topology with dual-loop parallel compensation. IEEE J Solid-State Circuits, 2003,38 (10) : 1739
  • 8Peng X, Sansen W. AC boosting compensation scheme for lowpower multistage amplifiers. IEEE J Solid-State Circuits,2004,39 (11) :2074
  • 9Peng X, Sansen W. Transconductance with capacitances feed-back compensation for multistage amplifiers. IEEE J Solid-State Circuits.2005,40(7) :1515
  • 10Grasso A D,Palumbo G, Pennisi S. Advances in reversed nested Miller compensation. IEEE Trans Circuits Syst I, 2007,54 (7) : 1459

共引文献15

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部