基于IEEE1588v2的时间同步模块设计

以FPGA为核心芯片,基于IEEE1588v2协议,设计了一种时间同步模块。该模块以GPS或本地时间为基准,按IEEE1588v2协议,在以太网物理层和MAC层之间的MII处检测和标记IEEE1588报文,实现高精度时间同步。测试结果显示该同步模块误差小于300 ns,可以用于多台声呐设备间基阵信号的同步采集或声呐系统的网络授时等工作场合。