一种具备故障自恢复能力的容错计算机架构设计

针对当前工程应用中容错嵌入式计算机较低的故障检测实时性,缺乏故障检测方式,且单个余度节点的可靠性较低的问题,设计出一种具备故障自恢复能力的容错计算机架构思路。该计算机架构应用局部重加载技术和TMR技术提高接口电路FPGA设计的可靠性,通过使用LockStep技术进行处理器和存储器的故障检测,在多层级上提高了故障检测的实时性和覆盖率,使故障监测方式更加丰富,具备故障自恢复能力和智能故障管理,较大程度提升了多余度结构中单个计算节点的可靠性。