Memory及其controller芯片I/O测试(上篇)

下载PDF

导出

摘要 1 DDR总线的设计、调试和验证在计算机架构中,DDR作为程序运算的动态存储器,面对如高性能计算、图形计算、移动计算、工业应用等领域的要求,发展出DDR4,以及用于图形计算的GDDR5,HBM2,面向移动计算的低功耗LPDDR4等标准。处理器的运算速度越来越快,DDR的性能也要求越来越高,明显的趋势是DDR总线工作频率持续提升,DDR4达到3.2 GT/s.

作者马卓凡

机构地区是德科技

出处《中国集成电路》 2018年第1期75-82,共8页 China lntegrated Circuit

关键词 I/O MEMORY CONTROLLER 眼图测试逻辑分析仪仿真软件读操作信号速率时序特性电源完整性

分类号 TP336 [自动化与计算机技术—计算机系统结构]

引文网络
相关文献

1Jiapeng XU,Chenglin WEN,Daxing XU.Optimal control data scheduling with limited controller-plant communication[J].Science China(Information Sciences),2018,61(1):200-214.
2刘贤虎.“立体图形的表面积和体积”复习教学实录[J].课程教材教学研究（小教研究）,2017,0(11):82-84.
3R＆S公司发布R＆SRT-ZPR404GHz电源完整性探头[J].广播与电视技术,2018,45(2):123-123.
4孙阳,唐出贤,王东.大数据及其科学问题与方法分析[J].信息通信,2017,30(4):157-158. 被引量：2
5吴泽穹,滕欢,李基康,李雪松,梁梦可.基于配电网节点边际容量成本和时序特性的分布式电源规划[J].电测与仪表,2018,55(4):48-54. 被引量：6
6陈朢矜,陈宏铭.高速IO和噪声敏感IP的协同设计和仿真[J].中国集成电路,2018,27(1):23-26.
7孙静,赵兴亮.1.28Tbps高速大容量交叉平台的设计[J].中国科技纵横,2017,0(14):10-10.
8吴永发.高可靠分布式容错计算机架构的研究[J].神州,2017,0(29):259-259.
9是德科技最新软件工具支持更深入、高效的DDR4和LPDDR4器件调试[J].计算机测量与控制,2015,23(11).
10苏延川,穆仕博.多通道高速AD采样电路设计与实现[J].电子质量,2018,0(2):11-14. 被引量：1

中国集成电路

2018年第1期

浏览历史

内容加载中请稍等...

Memory及其controller芯片I/O测试(上篇)

相关作者

相关机构

相关主题

浏览历史