基于FPGA的压电传感器信号采集系统设计

压电传感器由于其测频范围宽、工作可靠性高、体积小、重量轻等诸多优点,被广泛应用于加速度和动态力的测量。FPGA芯片由于其高速,并行的特点,在硬件算法加速等方面得到普遍应用。本文探究的主要内容是将EDA技术应用到压电传感器信号采集系统中,重点介绍经预处理后的压电传感器信号的采样、均值滤波及液晶显示驱动的verilog语言硬件描述思想,以实现更优的高速信号采集系统。