期刊文献+

H.265整数运动估计参考块更新的并行化设计 被引量:1

Paralleling design for reference block updating of integer motion estimation in H.265
下载PDF
导出
摘要 针对H.265整数运动估计算法参考块更新模块中数据传输量大、运行速度慢等问题,在分析参考块间数据相关性的基础上,提出了能够减少硬件使用资源,提高运行效率的并行方案。该方案采用18×17个处理元阵列,通过相邻参考块之间3个方向数据重合的关系设计了3个缓存区,更新时根据参考块之间的关系定位缓存区,然后从外存加载相应的参考块数据。该方案中的资源占用量相比传统设计降至1/16。实验结果表明,该方案可以将数据复用率提高到98.4%,有效降低了整数运动估计算法的带宽需求。 To improve the processing time of reference block updating scheme in H.265,the paper proposes a paralleling method that can reduce hardware resources and improve the efficiency.Based on analyzing the relationship of data overlap among reference blocks,the paper uses 18 × 17 array of processing elements and three cache regions in three directions.Then selects? cache region and loads reference block data from external memory according to data overlap direction.The resource usage of parallel scheme reaches 1/16 compared with traditional design.Experimental resuhs show that data multiplex rate of this parallel scheme reaches 98.4%,the bandwidth requirements reducing is clearly.
作者 谢晓燕 雷祥 崔继兴 XIE Xiaoyan;LEI Xiang;CUI Jixing(School of Computer,Xi' an University of Posts and Telecommunications,Xi' an 710061, China)
出处 《电视技术》 北大核心 2017年第11期1-5,共5页 Video Engineering
基金 国家自然基金面上项目(61272120) 陕西省科技基金统筹创新工程项目(2016KTZDGY02-04-02) 国家自然科学基金青年科学基金项目(61602377) 国家科技重大专项(2016ZX03001003-006) 西安邮电大学教学改革项目(JGZ201403 JGZ201404)
关键词 参考块更新 整数运动估计 阵列处理器 并行化 reference block updating integer motion estimation array processor parallelization
  • 相关文献

参考文献4

二级参考文献41

  • 1李其虎,韩文俊,任国强,吴钦章.几种基于DWT的图像压缩算法性能比较与分析[J].电视技术,2009,0(S2):66-68. 被引量:2
  • 2傅杰,翟景春,沈建锋.基于VC++界面构造研究[J].计算机应用与软件,2007,24(9):100-101. 被引量:3
  • 3Trademarks.Qt参考文档[EB/OL].2002.http://www.qiliang.net/qt/index.html.
  • 4ITU. Parameter values for ultra—high definition televi-sion systems for production and international pro-gramme exchange. 2012.
  • 5Sulivan G J,Ohm J R. Video Coding of ITU-T SG16WP3 and ISO/IEC JTC1/SC29/WG11 (JCTVC -A200). [.C] // Joint Collaborative Team on Video Coding(JCT—VC).. Dresden, 2010.
  • 6Kim I K, McCann K, Sugimoto K,et al. High efficien-cy video coding (HEVC). test model 7 encoder Descrip-tion (JCTVC—11002). [C] //Joint Collabonative Teamon Video Coding (JCT—VC).. Geneva,2012.
  • 7Peng Li, Hua Tang. VLSI architecture design forreconfigurable block size motion Estimation [C] // Di-gest of technical papers international conference onconsumar electronics (ICCE)., 2010 Las Vegas, NV,2010:439-440.
  • 8Grellert M, Sampaio F,Julio C,et al. A multilevel datareuse scheme for Motion Estimation and its VLSI de-sign[C] // ISC AS, 2011. Riode Janeiro, 2011 : 583 —586.
  • 9Chen T C, Huang Y W,Tsai Chuan-Yung,et al. Singlereference frame multiple current macroblocks schemefor multi — frame motion estimation in H. 264/AVC[C]// ISCAS,2005. Kobe,2005:1790-1793.
  • 10Zheng Zhaoqing, Sang Hongshi,Huang Weifeng,et al.High data reuse VLSI architecture for H. 264 motionestimation[C] // ICCT,2006. Cuilin,2006:1 —4.

共引文献14

同被引文献6

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部