期刊文献+

P型衬底浓度对外延电阻率一致性的影响 被引量:1

下载PDF
导出
摘要 硅外延作为一种性能优良的半导体材料,为各类硅集成电路的发展提供了坚实、可靠的物质基础。其中P/P+硅外延片主要应用在超大规模集成电路和功率器件中[1],在气相外延(CVD)中,由于P型衬底中的硼固态扩散和自掺杂较重,其外延电阻率一致性难以控制。而且衬底浓度的变化对外延电阻的一致性也是颇为敏感。本文通过实验,阐述P型衬底浓度对外延一致性的影响,总结通过变流量赶气、调节本征厚度来改善,并对外延工艺初期设计提出建议。
出处 《电子制作》 2014年第11X期76-77,共2页 Practical Electronics
  • 相关文献

参考文献2

二级参考文献23

  • 1苗文生.掺AS硅单晶片外延技术[J].甘肃科技,2004,20(6):49-49. 被引量:2
  • 2ZHANG W, LIN H W, YUE L, et al. UHV/CVD i-Si epitaxy and ion implantation doping for sub-micrometer N-collector of SiGe HBT[J] .J of Ceramic Processing Research,2006,7(4) : 375-378.
  • 3DIDIER D, PATRICK J. Method of epitaxy on a silicon substrate comprising areas heavily doped with arsenic: US Patent, 6776842 [ P]. 2004-08-17.
  • 4谭卫东,陆春一,骆红,等.3英寸重掺As衬底高阻厚层Si外延生长技术[C]//第十二届全国半导体集成电路硅材料学术会议.昆明,中国,2001:14-16.
  • 5陈秉克,薛宏伟,袁肇耿,等.一种重掺As衬底的Si外延方法:中国,CN101030535[P].2007.09-05.
  • 6BAUMGARTL J,LOCKE K .Minimizing As/B autodoping in a CVD EPI process[J]. SST,2003,46(3):S7-S8.
  • 7叶志镇,吕建国,吕斌,等.半导体薄膜技术与物理[M].浙江:浙江大学出版社,2008.
  • 8ROBERT J F, VLADIMIR V, GABRIELLA B. Arsenic and phosphorus doped silicon wafer substrates having intrinsic get- tering: USA, 7485928 [P]. 2009 - 02 - 03 [2012 - 04 - 30].
  • 9CASANOVA N, TAJANI A, GHEERAERT E, et al. Epi- taxial growth of phosphorus doped diamond on { 111 } substrate [J]. Diamond and Related Materials, 2002, 11 (3/4/5/6): 328 - 331.
  • 10CHOLEVAS K, LIOSATOS N , ROMANOV A E, et al. Misfit dislocation patterning in thin films [J]. Phs Stat Sol, 1998, 209 (295): 295-30.

共引文献9

同被引文献5

引证文献1

二级引证文献4

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部