期刊文献+

基于FPGA的高速并行FFT算法研究 被引量:2

下载PDF
导出
摘要 本文结合二维FFT和基4的无冲突的地址映射方法,实现了高速并行FFT算法研究,仿真实验结果表明,系统可以有效地降低大点数FFT对数据读写的速度要求,同时提高了运算效率,具有广泛的应用价值。 In this paper,two-dimensional FFT and base address conflict-mapping method 4, to achieve a high-speed paral el FFT algorithm research,simulation results show that the system can effectively reduce the large number of points FFT data write speed requirements,while improving operational efficiency with a wide range of application.
出处 《电子制作》 2015年第4Z期49-50,共2页 Practical Electronics
基金 桂科基LD10065Y
关键词 二维FFT 蝶形单元 并行FFT 2-dimension FFT butterfly unit parallel FFT
  • 相关文献

参考文献7

二级参考文献47

共引文献28

同被引文献14

引证文献2

二级引证文献4

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部