一种轨到轨高速CMOS滞回比较器

本文介绍了一种预放大-锁存CMOS滞回比较器,在输入级采用轨到轨结构,使用一种新颖的电流求和电路,大大降低了输入级传输时延。器件采用SMIC 0.18μm标准CMOS工艺库,在Cadence Spectre环境下仿真,结果表明:比较器的工作频率达到250MHz以上,静态工作电流为257μA,上升时延为1.94ns,下降时延为1.81ns,低频增益为89dB。