集成电源噪声抑制的时钟源简化FPGA系统的电源设计

下载PDF

导出

摘要本文对高性能应用的FPGA设计中的电源噪声情况进行了说明,并由此指出FPGA设计对时钟源的特殊要求,进而对目前通用的小数分频式晶体振荡器(XO)结构以及Silicon Labs DSPLL XO/VCXO结构进行了分析和对比。

作者 Juan Conchas

机构地区芯科实验室有限公司

出处《电子设计应用》 2010年第Z1期98-100,共3页 Electronic Design & Application World

关键词 FPGA XO Silicon LABS DSPLL

电子设计应用

2010年第Z1期

浏览历史

内容加载中请稍等...