期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

超低功耗集成电路技术研究

下载PDF
导出
摘要 随着电子技术的不断快速发展，集成电路以其高效的信息处理能力得到了广泛应用。然而集成电路信息处理能力提高的同时，其功耗也在不断增加，这就使得电子设备设计人员必须处理好设备的性能和功耗矛盾，因此电子设备设计时在性能和功耗问题上只能进行折中处理，这将严重制约着电子设备元件纳米化的发展进程，也制约着集成电路技术在电子设备中的大规模应用，超低功耗技术成为现阶段集成电路发展中的重要难题。本文首先对超低功耗集成电路进行简要介绍，随后对其设计技术进行分析，最后研究了超低功耗集成电路的发展趋势，以供广大技术人员进行参考。
作者 孙伟业
机构地区 华北理工大学
出处 《环球市场》 2016年第22期181-181,共1页 Global Market
关键词 集成电路 超低功耗 技术分析
分类号 TN6 [电子电信—电路与系统]
  • 相关文献

参考文献2

二级参考文献67

  • 1ITRS 2011, http://www.itrs.net/Links/2011ITRS/Home2011.htm.
  • 2Gonzalez R, Gordon B M, Horowitz M A. Supply and threshold voltage scaling for low power CMOS. IEEE J Solid-State Circuits, 1997, 32:1210-1216.
  • 3Segars S. Low power design techniques for microprocessors. In: IEEE ISSCC Dig Tech Papers, 2001.
  • 4Migita S, Morita Y, Mizubayashi W, et al. Preparation of epitaxial HfO2 Film (EOT=0.5 nm) on Si substrate using atomic-layer deposition of amorphous film and rapid thermal crystallization (RTC) in an abrupt temperature gradient. In: IEEE Technical Digest International Electron Devices Meeting, San Francisco, 2010. 270-272.
  • 5Wu L, Yew K S, Ang D S, et al. A novel multi deposition multi room-temperature annealing technique via ultraviolet- ozone to improve high-K/metal (HfZrO/TiN) gate stack integrity for a gate-last process. In: IEEE Technical Digest International Electron Devices Meeting, San Prancisco, 2010. 273-275.
  • 6Ragnarsson L A, Adelmann C, Higuchi Y, et al. hnplelnenting cubic-phase HfO2 with K-Value 30 in low-VT replace- ment gate pMOS devices for improved EOT-scaling and reliability. In: Symposium on VLSI Technology Digest of Technical Papers, Honolulu, 2012. 27-28.
  • 7Kwon U, Wong K, Krishnan S A, et al. A novel low resistance gate fill for extreme gate length scaling at 20nm and beyond for gate-last high-K/metal gate CMOS technology. In: Symposium on VLSI Technology Digest of Technical Papers, Honolulu, 2012. 29-30.
  • 8Lira K Y, Lee H, Ryu C, et al. Novel stress-memorization-technology (SMT) for high electron mobility enhancement of gate last high-k/metal gate devices. In: IEEE Teeh Dig International Electron Devices Meeting, San Francisco, 2010. 229-231.
  • 9Cheng R, Ding Y, Koh S M, et al. A new liner stressor (GeTe) featuring stress enhancement due to very large phase- change induced volume contraction for p-channel FinFETs. In: Symposium on VLSI Technology Digest of Technical Papers, Honolulu, 2012. 93-94.
  • 10Lee C H, Nishimura T, Tabata T, et al. Ge MOSFETs performance: impact of ge interface passivation. In: IEEE Tech Dig International Electron Devices Meeting, San Francisco, 2010. 416-419.

共引文献19

环球市场
2016年 第22期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部