期刊文献+

基于UVM的I^2S验证IP设计 被引量:5

Design of a UVM-based I^2S verification IP
下载PDF
导出
摘要 文章采用统一验证方法学(universal verification methodology,UVM)技术开发了符合I2S(inter-IC sound)接口协议的验证IP(intellectual property),并构建了自测试验证平台对其功能进行检验。自测试验证平台产生受约束的随机激励信号检查所实现的I2S协议,测试该验证IP的功能,并通过功能覆盖率来完善验证IP的设计。仿真结果表明,该验证IP可正确模拟I2S总线的数据通讯,功能覆盖率达到100%。 An I2S(inter-IC sound)verification intellectual property(IP)is developed by using universal verification methodology(UVM),and a self-test verification platform is built to test its function.The self-test verification platform generates constrained random stimulus to verify the implementation of I2S protocol and test functions of this verification IP.The function coverage is utilized to improve the design of this verification IP.The simulation results show that this verification IP,with 100%of the ratio of function coverage,can simulate the data communication of I2S bus correctly.
作者 倪伟 袁琳 王笑天 NI Wei;YUAN Lin;WANG Xiaotian(School of Electronic Science and Applied Physics,Hefei University of Technology,Hefei 230009,China)
出处 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2018年第1期49-54,共6页 Journal of Hefei University of Technology:Natural Science
基金 国家自然科学基金资助项目(61204024)
关键词 统一验证方法学(UVM) SystemVerilog语言 I2S接口 验证IP universal verification methodology(UVM) SystemVerilog language I2S interface verification intellectual property(IP)
  • 相关文献

参考文献3

二级参考文献17

共引文献15

同被引文献28

引证文献5

二级引证文献17

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部