期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

低触发电压的可控硅ESD保护结构的设计 被引量：1

The Design of LVTSCR for ESD Protection Circuits
下载PDF
导出
摘要 当前的集成电路设计中大量采用了可控硅的设计结构来进行ESD的保护,但是一般的SCR保护结构很难满足现在低电压,以及一些特殊要求的集成电路ESD保护的要求。研究一种低触发电压的可控硅结构保护电路,通过和工艺寄生参数的结合,满足了低触发电压的设计要求。 IC design have many SCR structure for ESD protection,but routine SCR circuit don’t adapt of low power and some special application.The paper research a LVTSCR ESD protection circuit.The LVTSCR accommodate low trigger power by process parasitic parameter.
作者 梁莎 Liang Sha(Shanghai Belling Co.,Ltd.Shanghai 200233,China)
机构地区 上海贝岭股份有限公司
出处 《集成电路应用》 2018年第3期23-25,共3页 Application of IC
基金 上海市科学技术委员会集成电路研发基金(15511107100)
关键词 集成电路设计 静电保护 可控硅结构 触发电流 IC design ESD protection LVTSCR triggering current
分类号 TN402 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献2

二级参考文献16

  • 1古妮娜,郝跃,李儒章,朱志炜,谢孟贤,杨卫东.基于STFOD结构的IC全芯片保护[J].微电子学,2007,37(3):358-363. 被引量：3
  • 2Wu Yanhui.ESD protect of PAD design[J].2005.
  • 3Ming-Dou Ker.ESD Protection in CMOS Integrated Circuits[M].
  • 4Ajith Amerasekera, Charvaka Duvvury.ESD in Silicon Integrated Circuits, 2nd Edition[M].2002.
  • 5KER M-D, CHANG H-H, CHEN T-Y. ESD buses for whole-chip ESD protection [C] // Proc Int Symp Circ and Syst. Orlando,FL,USA. 1999: 545-548.
  • 6KER M-D, WU C-Y, CHANG H-H, et al. Wholechip ESD protection scheme for CMOS mixed-mode ICs in deep sub-micron CMOS technology [C]//Proc IEEE Custom Integr Circ Conf. San Francisco, CA,USA. 1997: 31-34.
  • 7KER M-D, LO W-Y, LEE C-M, et al. ESD protection design for 900-MHz RF receiver with 8-kV HBM robustness [C]//IEEE Symp Radio Freq Integr Circ. Seattle,WA,USA. 2002:427-430.
  • 8KER M-D, LIN K-H. ESD protection design for I/O cells with embedded SCR structure as power-rail ESD clamp device in nanoscale CMOS technology [J]. IEEE J Sol Sta Circ, 2005,40(11) : 2329-2338.
  • 9YEN C-C, KER M-D. Failure of on-chip power-rail ESD clamp circuits during system-level ESD test [C] //Proc 45^th Ann IEEE Int Reliab Phys Symp. Phoenix, AZ,USA. 2007: 598-599.
  • 10VOLDMAN S, ANDERSON W, ASHTON R, et al. A strategy for characterization and evaluation of ESD robustness of CMOS semiconductor technologies [C]//Electrical Overstress/Electrostatic Discharge Syrup. Orlando, FL, USA. 1999: 212-224.

共引文献5

同被引文献3

引证文献1

集成电路应用
2018年 第3期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部