期刊文献+

基于RISCV-32I的微处理器的设计与实现 被引量:1

下载PDF
导出
摘要 随着大规模集成化电路的推广与使用,以高速、高集成度的各种CPU在现当代应用的越来越广泛。本文设计了基于RISCV-32I指令架构的高速、高集成度的微处理器控制系统。该系统分为CPU内核部分和外围设备部分。内核部分采用RISCV-32I指令集系统并使用五级流水线[1],同时分散了控制单元,并拥有8个中断;外设部分拥有3个外部中断I/O接口、两个定时器、一个串口、两个硬件spi、两个硬件IIC、518KB的ROM、3个PLL锁相环以及30个普通I/O接口。内核部分和外设部分通过总线连接,包括地址总线、控制总线、数据总线[2]。经测试整个系统最终能够在最快50 MHz的时钟输入频率下正常运行。
作者 李晓英 刘敏
出处 《内江科技》 2018年第11期49-50,35,共3页
  • 相关文献

参考文献4

二级参考文献39

  • 1李剑慧,马湘宁,朱传琪.动态二进制翻译与优化技术研究[J].计算机研究与发展,2007,44(1):161-168. 被引量:25
  • 2[日]远坂俊昭.锁相环(PLL)电路设计与应用[M].何希才译.北京:科学出版社,2006.
  • 3[1]Divid Patterson,John Hennessy. Computer Architecture: A Quantitative Approach. Morgan Kaufmann Publishers, 1996
  • 4[2]Kessler R. The Alpha 21264 Microprocessor. IEEE Micro, 1999,19(2): 24~36
  • 5[3]Kenneth Yeager. The MIPS R10000 Superscalar Microprocessor. IEEE Micro, 1996,16(2): 28~41
  • 6[4]Tim Horel, Gary Lauterbach. UntraSparc-III: Designing Third-Generation 64-bit Performance. IEEE Micro, 1999,19(3): 73~85
  • 7[5]Ashok Kumar. The HP PA-8000 RISC CPU. IEEE Micro, 1997,17(2): 27~32
  • 8[6]Joel Tendler, Steve Dodson, Steve Fields, Hung Le, Balaram Sinharoy. Power4 System Microarchitecture. IBM Technical White Paper, 2001
  • 9[7]Huck J et al. Introducing the IA-64 Architecture. IEEE Micro, 2000,20(5): 12~23
  • 10[8]Glenn Hinton, Dave Sager, Mike Upton, Darrell Boggs, Doug Carmean, Alan Kyker, Patrice Roussel. The Microarchitecture of the Pentium 4 Processor. Intel Technology, 2001

共引文献63

同被引文献10

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部