HEVC运动估计插值电路硬件设计和实现

由视频编码联合组提出的新一代多媒体视频编码标准HEVC/H.265,相比之前的AVC/H.264视频标准,在同样的视频质量情况下,视频流的码率减少一半,但运算复杂度提高了2～3倍。HEVC的帧间预测运动估计部分复杂度很高,用软件实现难以满足实时性的要求,适合于用硬件平台实现。针对运动估计插值部分,提出了一种由可配置的水平滤波器和多路输出的竖直滤波器构成的插值电路架构,该电路便于硬件实现且硬件资源利用率和吞吐率比现有文献都高。该架构用Quartus II综合在Altera的StratixⅤ系列芯片上,该硬件架构最大工作频率可以达到420.71MHz,可支持4K视频的实时传输。