期刊文献+

一种基于数据分解的AES优化算法设计 被引量:3

Design of AES Optimization Algorithm Based on Data Decomposition
下载PDF
导出
摘要 提出一种基于数据分解的加密方法,通过在多核CPU上进行多线程编程,充分利用CPU的性能,提高大文件加解密的效率。首先对AES算加密的4种方式进行研究分析,选择ECB加密模式进行设计,然后研究如何将大文件分解成合适的组才能达到算法并行运行的最优效率。实验结果表明,与传统AES加密算法相比,使用并行运算改进后,加密速度约为传统算法加密速度的1/n,其中n为CPU的逻辑核心数。 In the paper,an encryption method based on data decomposition is proposed.By using multi-thread programming on multi-core CPU,the performance of the CPU is fully utilized.So it can improve the efficiency of large file encryption and decryption.Firstly,the four methods of AES arithmetic encryption are studied and analyzed.The ECB encryption mode is selected for design.Then how to decompose large files into appropriate groups can achieve the optimal efficiency of parallel operation of the algorithm is studied.The experiment results show that compared with the traditional AES encryption algorithm,the improved encryption and decryption speed using parallel operation is about 1/n of the traditional algorithm encryption speed, n is the number of thread of the CPU.
作者 卢军 张国辉 李国强 Lu Jun;Zhang Guohui;Li Guoqiang(Information and Communication Department,Army Academy of Armored Forces,Beijing 100072,China;Army Academy of Infantry)
出处 《单片机与嵌入式系统应用》 2019年第4期15-18,共4页 Microcontrollers & Embedded Systems
关键词 AES算法 数据分解 多线程编程 并行运算 AES algorithm data decomposition multi-threaded programming parallel computing
  • 相关文献

参考文献7

二级参考文献41

  • 1胡亮,袁巍,于孟涛,初剑峰,刘方.单向性策略与AES密钥生成算法的改进[J].吉林大学学报(工学版),2009,39(1):137-142. 被引量:11
  • 2周轶男,李曦,冯朝阳.高速全并行的AES加解密算法在单片FPGA上的实现[J].计算机应用,2004,24(B12):102-106. 被引量:3
  • 3王海科,范伊红,廉飞宇,张元,吕运鹏.AES加密算法在不停车收费系统中的应用[J].计算机测量与控制,2006,14(1):95-97. 被引量:11
  • 4GRAMAA.并行计算导论[M].张武,译.北京:机械工业出版社,2005.
  • 5MENEZES AJ, VAN OORSCHOT PC, VANSTONE SA.应用密码学手册[M].胡磊,王鹏,译.北京:电子工业出版社,2005.
  • 6Intel软件学院教材编写组.多核多线程技术[M].上海:上海交通大学出版社,2011.
  • 7AKHTEH S, ROBERTS J.多核程序设计技术-通过软件多线程提升性能[M].李宝峰,富弘毅,李韬,译.北京:电子工业出版社’2007.
  • 8周伟明.多核编程中的负载平衡难题[EB/OL].[2013-04-01].http: //blog. csdn. net/drzliouweimin^archive/2007/04/17/1568364. aspx.
  • 9Wang Y, Ha Y. FPGA-Based 40. 9-Gbits/s Masked AES With Area Optimization for Storage Area Network[J]. IEEE Trans- actions on Circuits and Systems II: Express Briefs, 2013,60 (1) : 36-40.
  • 10Mathai A, Sathyanarayana M. Design of Area Optimized AES 128 Algorithm Using Mixeolumn Transformation[J]. Interna- tional Journal of Innovative Research and Development, 2013,2 (7) : 173-176.

共引文献81

同被引文献30

引证文献3

二级引证文献14

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部