利用VREF Margin方法分析与解决DDR3参数最优化问题

DDR因其高速率、大容量的特点,广泛应用于各种电子产品中。在DDR硬件设计过程中,由于信号速率高、引脚多、测试点隐蔽给电路调试测试带来很大困难。如何准确地测试信号完整性和时序,如何快速高效地确定最佳的时序参数,是硬件设计测试工程师们要面对的一个重要难题。本文通过一个典型案例的测试与分析,引入一种通过调整DDR参考电压的方法来间接调试DDR时序,从而得到时序最佳的一组DDR参数。