摘要
1.前言目前,基于计算机体系架构的嵌入式处理设备已经被广泛应用于各类通信、对抗及探测设备。随着系统复杂性的提升和功能的多样化,设备对运算速度、存储速度及数据交换率等核心指标提出了更高的要求。一方面,随着芯片和电路板的密度越来越大,速度要求越来越快,传统的共享并行总线逐渐成为系统性能提高的主要瓶颈。另一方面,由于总线上的节点处理任务发生变化,容性负载将发生变化,填满或排空电荷才能达到希望的信号电平的时间变化,该过程限制了系统负载数量的提高。
出处
《电子世界》
2019年第17期152-153,共2页
Electronics World