期刊文献+

一种四通道高速高精度模数转换器设计 被引量:1

A Design of 4-channel High-speed and High-resolution Analog-to-digital Converter
下载PDF
导出
摘要 高速高精度模数转换器是现代数字通信系统中必不可少的器件。文中针对多通道数字通信系统,设计了一种单片集成的四通道16位120 MS/s流水线模数转换器,内部集成基准源、时钟输入缓冲器和独立的四路转换核心,通过版图的合理布局,能够确保四路模数转换的一致性以及良好的通道间的隔离度。该电路通过0.18μm CMOS工艺流片并测试验证,在120 MHz转换速度条件下,能够获得超过75 dB的信纳比,以及90 dBc以上的无杂散动态范围,通道间隔离度超过90 dB,整体功耗约1.3 W。 The high-speed and high-resolution analog-to-digital converter is necessary for modern communication system.This paper gives a design of 4-channel 16 bit 120 MS/s pipelined analog-to-digital converter for multi-channel digital communication system.The reference,clock input buffer and 4 independent converting core are all integrated on one chip.The coherence and isolation are guaranteed by the cautious layout design.The chip is realized at 0.18μm CMOS progress.The test results show that the SIAND and Spurious Free Dynamic range(SFDR)could reach 75dB and 90 dBc respectively.The isolation exceeds 90 dB while the 4-chnannel ADCs chip total power is 1.3 W.
作者 刘海涛 张浩 张理振 吴俊杰 徐宏林 LIU Haitao;ZHANG Hao;ZHANG Lizhen;WU Junjie;XU Honglin(Nanjing Research Institute of Electronics Technology,Nanjing 210039,China)
出处 《现代雷达》 CSCD 北大核心 2019年第12期44-48,共5页 Modern Radar
关键词 模数转换器 流水线 四通道 CMOS anology-to-digital(ADC) pipelined 4-channel CMOS
  • 相关文献

参考文献4

二级参考文献16

  • 1王瑛,朱祥维,王飞雪.一种新的噪声系数测量方法[J].电子学报,2005,33(6):1132-1135. 被引量:7
  • 2白晶,陈翔.米波段数字接收机的设计[J].现代雷达,2005,27(8):71-73. 被引量:6
  • 3Howard W,Johnson Martin.Graham High-Speed Digital Design.Prentice Hall PTR,Englewood Cliffs,New Jersey 07632,1994
  • 4Chuang S Y,Sculley T L.A digitally self-calibrating 14-bit 10-MHz CMOS pipelined A/D converter[J].IEEE Journal Solid-state Circuits,2002,37 (6):674-683.
  • 5Siragusa E,Galton I.Adigitally enhanced 1.8V15b50MS/s CMOS pipelined ADC[J].IEEE Journal Solid-state Circuits,2004,39(12):2126-2138.
  • 6Wei Jinghe,Qian Liming,Yu Zongguang,et al.An improved design of digital calibration arithmetic applied in pipeline ADC[C]//Proceeding of 2009 IEEE International Conference on Applied Superconductivity and Electromagnetic Devices.Chengdu:IEEE Press,2009:25-27.
  • 7Wang X Y,Hurst P J,Lewis S H.A 12 bit 20-msample/s pipelined analog-to-digital converter with nested digital background calibration[J].IEEE Journal of Solid-state Circuits,2004,39(11):1799-1808.
  • 8戴澜,周玉梅,胡晓宇,蒋见花.一种流水线ADC数字校准算法实现[J].Journal of Semiconductors,2008,29(5):993-997. 被引量:5
  • 9陈文英,陈玲.海用雷达技术及其进展[J].舰船电子对抗,2008,31(4):25-28. 被引量:5
  • 10郭静宜,李冬梅,刘力源,李福乐.一种适用于流水线ADC的数字校准算法的硬件实现[J].高技术通讯,2009,19(3):290-294. 被引量:2

共引文献8

同被引文献3

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部