期刊文献+

工艺拉偏的芯片扫描测试方法研究

Chip Scan Test Method Based on Process Corner
下载PDF
导出
摘要 本文提出了一种基于MOS工艺拉偏实验的大型SOC(System-On-Chip)的扫描测试方法的研究。针对于硅CMOS工艺进行参数拉偏,测试不同参数组合下芯片扫描测试的结果,得出芯片扫描测试可通过的工艺窗口,给大型SOC量产工艺条件提供参考。实验表明通过拉偏MOS工艺的晶圆进行测试的方法,可以更加准确的掌握芯片的工艺范围,并在实际生产中可以有效地减少芯片的过载率,得到更多可用的芯片。
作者 林良飞 LIN Liangfei(Fujian Electronic Information Application Technology Institute Co.,Ltd,Fuzhou,China,350003)
出处 《福建电脑》 2020年第3期47-49,共3页 Journal of Fujian Computer
  • 相关文献

参考文献3

二级参考文献2

  • 1Alfred L.Crouch.数字集成电路与嵌入式内核系统可测试性设计[M].北京:中国电力出版社,2004.
  • 2HUANG Ru,WU HanMing,KANG JinFeng,XIAO DeYuan,SHI XueLong,AN Xia,TIAN Yu,WANG RunSheng,ZHANG LiangLiang,ZHANG Xing,WANG YangYuan.Challenges of 22 nm and beyond CMOS technology[J].Science in China(Series F),2009,52(9):1491-1533. 被引量:8

共引文献14

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部