一种低成本高可靠性基带编帧电路的ASIC设计

自动监测系统中常需要将经过模数转换的并行数字信号进行基带编帧操作后以数据包的形式发送数据,本文完成了一种基带编帧电路的ASIC设计,基带信号速率为500bps,帧头与信息数据位分别占32位,帧结构中的数据除帧头外均经过归零码处理,提高了传输串行信号的可靠性,采用全原理图输入的方法进行电路设计,将电路规模优化至最简单化,减小面积和功耗,大大降低了成本。