FPGA软件亚稳态处理技术研究被引量：3

Research on Metastable Processing Technology of FPGA Software

导出

摘要随着可编程逻辑器件的发展,FPGA芯片的集成度越来越高,因其具有丰富的逻辑资源、存储资源、可配置的IP核、IO及灵活的布线资源,FPGA在产品中的应用越来越多,并承担了很多重要的功能模块.亚稳态作为FPGA中不可避免的异常现象,亚稳态的产生有可能决定产品的成败,对亚稳态进行可靠性处理就显得异常重要.本文研究了FPGA软件的特点及使用环境,提出了在FPGA软件中,对亚稳态处理的方法,尽量避免亚稳态的产生,从而保证FPGA软件质量.

作者祝宇董冠涛张硕 ZHU Yu;DONG Guan-tao;ZHANG Shuo

机构地区解放军中国航天系统科学与工程研究院

出处《中国检验检测》 2020年第3期14-17,共4页 China Inspection Body & Laboratory

关键词亚稳态建立时间保持时间

分类号 TP311.1 [自动化与计算机技术—计算机软件与理论]

引文网络
相关文献

参考文献4

1邹晨.FPGA设计中跨时钟域信号同步方法[J].航空计算技术,2014,44(4):131-134. 被引量：12
2王娜,孙钰林,袁素春,郑晶晶.一种多输入情况下FPGA跨时钟域的解决方法[J].空间电子技术,2014,11(4):74-76. 被引量：5
3赵晓海.跨时钟域信号的几种同步方法研究[J].电子设计工程,2012,20(7):139-143. 被引量：4
4俞帆,张伟欣.FPGA设计中的跨时钟域问题[J].现代电子技术,2014,37(7):151-153. 被引量：11

二级参考文献16

1徐翼,郑建宏.异步时钟域的亚稳态问题和同步器[J].微计算机信息,2008,24(5):271-272. 被引量：26
2杜旭,王夏泉.ASIC中的异步时序设计[J].微电子学,2004,34(5):522-524. 被引量：10
3彭莉,秦建业,付宇卓.异步FIFO的设计与验证[J].计算机工程与应用,2005,41(3):98-101. 被引量：12
4谢修祥,王广生.异步多时钟系统的同步设计技术[J].电子工程师,2005,31(5):33-37. 被引量：15
5廖艳,王广君,高杨.FPGA异步时钟设计中的同步策略[J].自动化技术与应用,2006,25(1):67-68. 被引量：15
6吴昆,黄坤,傅勇,盛翊智.一种基于格雷码的异步FIFO设计与实现[J].计算机与数字工程,2007,35(1):141-144. 被引量：6
7于海,樊晓桠.基于FPGA异步FIFO的研究与实现[J].微电子学与计算机,2007,24(3):210-213. 被引量：49
8CUMMINGS C E. Clock domain crossing(CDC)design & veri.fication techniques using systemverilog [EB/OL]. [2008.09.26].http://www.sunburst.design.com/papers.
9CUMMINGS C E. Synthesis and scripting techniques for de.signing multi.asynchronous clock designs [EB/OL]. [2012.09.28]. http://www.sunburst.design.com/papers.
10DALLY W J,POULTON J W. Digital systems engineer [M].UK:Cambridge University Press,1998.

共引文献23

1肖安洪,曾辉,秦友用,靳津,周俊燚,郭文,陈俊杰.基于FPGA的“龙鳞”通信模块跨时钟域验证实践[J].上海交通大学学报,2019,53(S01):84-87. 被引量：1
2胡亚平.FPGA与CPU高速接口的实现[J].国外电子测量技术,2013,32(4):66-68. 被引量：9
3党永刚.基于双DSP的惯性导航计算机平台设计[J].航空计算技术,2015,45(3):92-94. 被引量：2
4丁伟.DFT与ATPG的低功耗设计原理与分析[J].电子设计工程,2016,24(12):149-151.
5黄自江,何衡湘,姜忠明,刘攀,张强,黄凯.高精度组合脉冲激光时序控制系统设计[J].强激光与粒子束,2016,28(12):112-116. 被引量：2
6刘勇.基于FPGA的数据采集系统中跨时钟域设计的研究[J].数码世界,2017,0(4):107-107. 被引量：1
7刘军霞,杨先文.面向国产OS的PCI采集卡软硬件设计与验证[J].微处理机,2017,38(2):59-63. 被引量：1
8邵晓刚,宋茂忠.DSP与FPGA异步数据传输方法[J].电子设计工程,2017,25(21):27-29. 被引量：1
9宋文强,胡毅.FPGA跨时钟域信号同步设计方法研究[J].单片机与嵌入式系统应用,2018,18(9):24-27. 被引量：18
10杨文豪,倪文龙,付强,孙舟,郭奇,钱宏文.基于FPGA与DDR3缓存的PAL制式图像源产生模块设计与实现[J].实验室研究与探索,2018,37(11):96-99. 被引量：4

同被引文献23

1樊民革,赵剡.一种消除异步电路亚稳态的逻辑控制方法[J].电子测量技术,2008,31(10):24-27. 被引量：4
2周伟,杜玉晓,杨其宇,张育俊,曾浩.FPGA跨时钟域亚稳态研究[J].电子世界,2012(3):87-89. 被引量：12
3汪路元.FPGA设计中的亚稳态及其缓解措施[J].电子技术应用,2012,38(8):13-15. 被引量：19
4杨岩岩,司倩然,马贤颖,杨少敏.FPGA设计中的亚稳态问题及其预防方法研究[J].飞行器测控学报,2014,33(3):208-213. 被引量：11
5侯凤妹,李长安,赵刚.边沿触发器亚稳态现象的实验观测[J].半导体光电,2018,39(6):806-810. 被引量：3
6邹晨.FPGA设计中跨时钟域信号同步方法[J].航空计算技术,2014,44(4):131-134. 被引量：12
7王娜,孙钰林,袁素春,郑晶晶.一种多输入情况下FPGA跨时钟域的解决方法[J].空间电子技术,2014,11(4):74-76. 被引量：5
8肖军.探讨FPGA设计中的关键问题[J].通信电源技术,2017,34(1):80-81. 被引量：2
9宋文强,胡毅.FPGA跨时钟域信号同步设计方法研究[J].单片机与嵌入式系统应用,2018,18(9):24-27. 被引量：18
10蔡春贵,王登峰,钟兴旺,胡经民,王玉凡.基于施密特触发器的相对时延校准电路[J].空间电子技术,2019,16(3):72-75. 被引量：2

引证文献3

1李建翔,李北国,杨玉华,刘东海.FPGA跨时钟域的数据传输纠错协议优化方法[J].探测与控制学报,2021,43(5):122-127. 被引量：1
2任玉明,赵玺.某机载产品偶发故障告警机理分析与优化改进研究[J].物联网技术,2023,13(8):10-12.
3曹明,姜宗维,李敬磊.基于FPGA软件安全性的HDL编码规范分析与研究[J].现代信息科技,2024,8(5):85-88.

二级引证文献1

1高艳.基于分簇算法的传感器网络大数据传输优化方法[J].传感技术学报,2022,35(9):1262-1267.

1赵炎华.ARDS患者俯卧位通气的护理进展[J].临床医药文献电子杂志,2020,7(52):193-194. 被引量：2
2陈茜.中职学前教育专业手工课粘土教学探索[J].科学咨询,2020(21):69-69.
3邵方方,刘茜,郭吟竹.车载香氛系统性能研究[J].汽车实用技术,2020(14):115-117. 被引量：4
4谢丹,李菁,谢海燕.特发性黄斑裂孔患者术后体位研究进展[J].护士进修杂志,2020,35(15):1402-1404. 被引量：1
5李宪强,安军社,解彦.1553B总线控制器编解码设计[J].空间科学学报,2020,40(4):602-607. 被引量：6
6屈八一,刘烨豪,张桃靖,刘威,俞东松,周渭.微型高分辨大量程的时差测量方案[J].西安电子科技大学学报,2020,47(4):24-30. 被引量：1
7陈强,储云凤,朱皆一.面向5G的多接入边缘计算架构设计与应用[J].通信技术,2020,53(8):1923-1929. 被引量：6
8张浩,魏敬和.高效率PLB2AXI总线桥的设计与验证[J].计算机工程,2020,46(8):228-234. 被引量：5

中国检验检测

2020年第3期

浏览历史

内容加载中请稍等...

FPGA软件亚稳态处理技术研究被引量：3

参考文献4

二级参考文献16

共引文献23

同被引文献23

引证文献3

二级引证文献1

相关作者

相关机构

相关主题

浏览历史

FPGA软件亚稳态处理技术研究 被引量：3

参考文献4

二级参考文献16

共引文献23

同被引文献23

引证文献3

二级引证文献1

相关作者

相关机构

相关主题

浏览历史

FPGA软件亚稳态处理技术研究被引量：3