基于SoC FPGA的光栅速度/加速度测量设计

为实现齿轮测量中心的光栅高速测量的目标,设计了一种基于SoC FPGA的光栅速度/加速度测量设计方法。将光栅输出的差分信号转化为单端信号后输入进SoC FPGA中,在QuartusⅡ软件上使用硬件描述语言(Verilog HDL)对其进行消抖滤波处理、四倍频、辨向处理、速度/加速度测量。并对该设计进行了板载实验,结果表明,该检测方法适用于自动检测等领域,可以很好地完成规定的任务。