基于FPGA的查表式运算器的设计
摘要
本文所研究的查表式运算器主要由四个结构构成,包括计算、存储、输入、显示等,计算功能包括加、减、乘、除等,其中用3个存储器来实现存储功能。
出处
《电子技术与软件工程》
2020年第16期104-105,共2页
ELECTRONIC TECHNOLOGY & SOFTWARE ENGINEERING
参考文献5
-
1杨靓,徐炜,黄士坦.FPGA上浮点加/减法器的设计[J].计算机工程与应用,2003,39(2):24-25. 被引量：6
-
2何坚,陈志华.基于FPGA的16位乘法器设计与实现[J].机电信息,2010(36):125-126. 被引量：2
-
3韩正飞,李劲松,潘红兵,李丽,沙金,何书专.基于FPGA的浮点向量协处理器设计[J].计算机工程,2012,38(5):251-254. 被引量：3
-
4李彦孚,宋路.乘法器模块在FPGA中的实现[J].长春大学学报,2012,22(8):933-936. 被引量：3
-
5高立新.二进制补码乘法及其FPGA实现[J].内江科技,2006,27(5):111-112. 被引量：1
二级参考文献23
-
1[1]R Pillai,D Al-Khalili,A Al-Khalili.A Low Power Approach to Flo ating Point Adder Design[C].In:Proceedings of the IEEE International Conference on Computer Design :VLSI in Computers and Processors,ICCD'97,1997-10
-
2[2]J Bruguera,T Lang. Leading-One Prediction Scheme for Latency Im-provement in Single Datapath Floating-Point Adders[C].In:Proc 1998 IEEE Conference on Computer Design (ICCD98), 1998-10: 298～305
-
3[3]A Beaumont-Smith,N Burgess,S Lefrere et al.Reduced Latency IEEE Floating-Point Standard Adder Architectures[C].In: 14th IEEE Sympo sium on Computer Arithmetic,Adelaide,Australia,1999:35～42
-
4[4]G Even,W J Paul.On the Design of IEEE Compliant Floating Point Units[J].IEEE Trans on Computers,2000;49(5):398～413
-
5[5]J D Bruguera,T Lang. Using the Reverse-Carry Approach for DoubleDatapath Floating-Point Addition[C].In:Proceedings of 15th Sympo- sium on Computer Arithmetic(ARITH15).Vail,Colorado(USA),2001-06
-
6[6]A Jaenicke,W Luk.Parameterised Floating-Point Arithmetic on FPGAs [C].In:IEEE International Conference on Acoustics,Speech,and Signal Processing, USA, 2001; 2: 897～900
-
7[7]S F Oberman,M J Flynn. A Variable Latency Pipelined FloatingPoint Adder[C].In: Proceedings of Euro-Par'96, Lyon, France,Springer LNCS, 1996-08; 1124: 183～ 192
-
8[8]S F Oberman. Design Issues in High Performance Floating Point Ari thmetic Units[D].Ph D thesis. Stanford University,1996
-
9夏宇闻.Verilog数据系统设计教程[M].北京:北京航空航天大学出版社,2008.
-
10Xilinx,Inc..Virtex-6 FPGA Family[EB/OL].(2010-01-12).http://www.xilinx.com/products/virtex6/.
共引文献10
-
1赵亚威,吴海波.基于FPGA的快速加法器的设计与实现[J].现代电子技术,2005,28(10):113-115. 被引量：4
-
2王远模,赵宏钟,张军,付强.自定制浮点FFT/IFFT处理器的FPGA实现研究[J].系统工程与电子技术,2005,27(7):1318-1321.
-
3杜勇,陈健,朱亮,韩方景.一种高效结构的多输入浮点加法器在FPGA上的实现[J].计算机工程与科学,2006,28(1):110-111. 被引量：5
-
4王晓莉,黄伟,王典洪.高速流水线浮点加法器的FPGA实现[J].电子元器件应用,2009,11(4):62-65. 被引量：3
-
5王秀芳,侯振龙,曲萃萃.基于FPGA的高速浮点加法器的实现[J].科学技术与工程,2010,10(25):6293-6296.
-
6鲁亚楠,鲁恒亚,潘红兵,李丽,何书专,沙金,李伟.基于FPGA的反投影算法并行化实现[J].计算机工程,2014,40(5):285-288.
-
7惠为君,沈兆军.Verilog带符号数运算[J].现代电子技术,2015,38(3):160-162.
-
8张多利,沈休垒,宋宇鲲,杜高明.基于异构多核可编程系统的大点FFT卷积设计与实现[J].电子技术应用,2017,43(3):16-20. 被引量：15
-
9张峰境,金湘亮.应用于激光投影键盘的连通域标记算法的设计[J].信息系统工程,2018,31(2):16-18. 被引量：2
-
10张成研,吴建勇.基于FPGA的乘法器的算法研究[J].电子制作,2015,23(9X):13-14. 被引量：1
