基于多核CPU阵列电路的协同仿真与信号完整性设计

为改善运动健身时枯燥无味的感受,本文创新设计一款人工智能与健身运动相结合的产品Sportpartner,在此背景下详细阐述了工作频率在2GHz以上的高速电路设计流程,并针对多核CPU阵列电路完成了信号完整性设计,本文基于信号完整性理论、传输线理论、电磁干扰理论通过Cadence对布局与布线后的10层高速PCB板存在的SI、PI、EMI问题进行协同仿真,并验证了CPU到DDR3的信号完整性。最终对投板后的PCB进行信号完整性测试,通过眼图质量验证了仿真结果,结果表明该设计已经实现预期功能。