低频锁相环研究

本文研究一种基于182nm互补金属氧化物半导体工艺方法的低振动集成锁相环芯片。由鉴相鉴频装置、环形滤波装置、电荷泵装置、压力控制振动装置等多类环路系统研究了降低输出信号时钟振动的模式及实际电路应用。使用Cadenae数值模拟仿真分析计算模块对于整体电路系统实施模拟计算,经过模拟过程证明相关集成锁相环芯片各项参数指标符合设计要求。