一种SOC片上总线的设计与仿真

SOC内部总线用于连接其内部的各个部件,实现主控部件与从属部件等的数据传输,是SOC设计必不可少的关键部件。本文分析了SOC总线特性、结构,对系统进行了模块划分。在设计了仲裁协议的基础上,基于quartus平台,verilogHDL语言实现了各模块的设计。Modelsim仿真和FPGA下载验证表明,设计是有效的。