期刊文献+

一种小步进低相噪频率综合器的设计 被引量:2

Design of a Small Step Low Phase Noise Frequency Synthesizer
下载PDF
导出
摘要 本文基于锁相频率合成技术、直接频率合成技术、直接数字频率合成技术及预置技术,通过多次变频方案,设计了一种小步进低相噪频率综合器,该频率综合器在输出频率8GHz~10GHz时,频率步进达到1μH z,相位噪声≤-120dBc/Hz@10kHz,杂散抑制≥70dB。 Based on phase-lock synthesis technology、derect synthesis technology、derect digital synthesis technology and preset technology,through multiple frequency conversion,a small step low-phase noise frequency synthesizer is proposed in this paper.The output of the frequency synthesizer is in the range of 8GHz-10GHz,the frequency step can reach 1μHz,the phase noise is less than-120dBc/Hz@10kHz,and the spurious suppression is greater than 70dB.
作者 李洪涛 LI Hong-tao(The 54th Research Institute of CETC,Shijiazhuang Hebei 050081)
出处 《数字技术与应用》 2021年第5期154-157,共4页 Digital Technology & Application
关键词 频率综合器 小步进 DDS PLL 预置 Frequency synthesis Small step DDS PLL Preset
  • 相关文献

参考文献3

二级参考文献14

  • 1杨新功,宋庆辉.超宽带低相噪频率合成器的实现[J].无线电通信技术,2006,32(3):39-41. 被引量:9
  • 2李青平,刘方,蔡鹏飞.一种短波频率综合器的研制[J].无线电通信技术,2007,33(3):42-43. 被引量:5
  • 3清华大学《微带电路》编写组.微带电路[M].北京:人民邮电出版社,1975..
  • 4Khadhouri S H, A1-Araji S R, Allow J E. Fast Switching Frequency Synthesizer Employing Adaptive Phase Locked Loop[ J ]. IEEE Transactions on Consumer Electronics, 1985, ee-31 (4) :680-686.
  • 5Bishop A J, Roberts G W, Blosten M L. Adaptive Phase Locked Loop for Video Signal Sampling[ C] //1992 IEEE International Symposium on Circuits and Systems, Mont- real. Que, Canada 1992 : 1664-1667.
  • 6MANASSEWITSCH Vadim.频率合成原理与设计(第3版)[M].何松柏,宋亚梅,鲍景富,等,译.北京:电子工业出版社,2008.
  • 7MANCINI R.运算放大器权威指南(第3版)[M].姚剑清,译.北京:人民邮电出版社,2010.
  • 8Keysight Technologies.PXA X-Series Signal Analyzer N9030A Datasheet[R],2015.
  • 9吕波,冯起,袁乃昌.宽带频率捷变锁相环设计[J].中国电子科学研究院学报,2008,3(2):199-203. 被引量:7
  • 10张海明.频率源的相位噪声特性分析[J].无线电通信技术,1999,25(1):25-27. 被引量:15

共引文献21

同被引文献15

引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部