基于FPGA的图像加解密硬件系统设计

为提高数字图像加解密在硬件系统中的实现速度,本文提出了一种基于Arnold迭代算法和Logistic混沌算法的图像加解密硬件系统设计。其中,本设计选用的是密钥空间更大的分段式Logistic混沌算法,并在此基础上引入了M序列,以增加混沌序列的伪随机性。在硬件实现上,本设计也充分地利用FPGA高速并行的特点,实现了有效迭代周期提取执行以及多个算法并行执行等功能优化,最后在Xilinx Artix-7系列FPGA上完成了结果演示。