AES加密算法的FPGA优化设计

高级加密标准AES(Advanced Encryption Standard)算法由于其安全性高的优势而应用广泛,再结合FPGA的优势可实现加密速度快,开发周期短且可通用性强的AES加密算法。多轮加密的每一轮采用复用的方式以节省资源,且通过状态机控制加密过程。最后结合FPGA综合仿真,资源消耗为9643,最高工作频率为126.34MHz。