期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

CMOS电路开关级设计中的开关共享研究 被引量：1

Switch sharing of CMOS circuits in switch-level design.
下载PDF
导出
摘要 研究了CMOS电路在开关级设计中的开关共享技术,以使实现多函数的电路之间通过共享MOS开关管或开关网络达到电路的进一步简化.提出了开关或开关网络共享的条件,并讨论了开关共享对电路工作发生的影响.通过对电路设计实例的分析研究了开关共享后电路物理参数的变化,并分析了开关共享的禁用条件. In order to further simplify the configuration of CMOS circuits, the technique of switch sharing, which can realize sharing MOS transistor or MOS net among circuits is investigated. This paper presents the conditions of switch or switch net sharing, and discusses the effect to circuits caused by switch sharing. This paper also studies the change of circuit physics parameter after switch sharing through design examples and condition that switch sharing is forbidden.
作者 吴训威 沈雁飞 胡建平
机构地区 宁波大学电路与系统研究所 浙江大学信息与电子工程学系
出处 《浙江大学学报（理学版）》 CAS CSCD 2002年第6期642-651,共10页 Journal of Zhejiang University（Science Edition）
基金 国家自然科学基金资助项目(69973039).
关键词 CMOS电路 开关共享 多函数设计 开关级设计 数字集成电路 电路设计 CMOS circuit switch sharing design of multiple function design at switch level
分类号 TN431.2 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献3

二级参考文献2

  • 1吴训威，1992年
  • 2郑启伦,黄贯光.多值DYL电路的逻辑设计[J]电子学报,1982(03).

共引文献17

同被引文献10

  • 1吴训威,F.Prosser.数字电路的开关级设计理论[J].中国科学（E辑）,1996,26(3):257-265. 被引量：15
  • 2MUROGA S. VLSI System Design. New York:John Wiley & Sons, 1982.
  • 3SHEN J P, HIRSCHHORN H. Switch-level techniques[J]. IEEE Design &Test of Computers, 1987,4:15-16.
  • 4HAYES .I P. An introduction to switch-level modeling[J]. IEEE Design &Test of Computers, 1987, 4:18--25.
  • 5BRAYNT R E. A switch-level model and simulator for MOS digital systems [J]. IEEE Trans Comput,1984, C-33(2) :160--177.
  • 6BYRD R H. A switch-level simulation: models, theory, and algorithm[A]. Advances in Computer-Aided Engineering Design[C]. Corm Greenwich:.IAI Press,1986.
  • 7OUSTERHOUT J K. A switch-level timing veriger for digital MOS VLSI[J]. IEEE Trans Computer-Aided Design of Integrated Circuits, 1985, 7: 336--348.
  • 8LIU D L, MCCLUSKEY E J. Designing CMOS circuits for switch-level testability. IEEE Design & Test of Computers, 1987, 4 : 42-- 49.
  • 9R G A.Compact four bit carry look ahead CMOS adder in multi—output DCVS logic.Electron Lett,1996,32(17):1556～1557.
  • 10WESTE N H E,ESHRAGHIAN K.Prineiples of CMOS VLSI Design:A Systems Perspective [M].Boston: Addison—Wesley Publishing Company,1988.

引证文献1

浙江大学学报（理学版）
2002年 第6期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部