基于FPGA的高效MobilenetV2加速器设计

基于卷积神经网络的目标识别在图像识别领域应用广泛,为满足小型化嵌入式设备的实时处理需求,卷积神经网络的轻量化设计及其高效实现成为一种研究趋势。基于此,提出了一种适用于不同FPGA平台的Mobilenet V2卷积神经网络的实现方案。首先采用多计算核并行处理的方式,可同时实现多幅图像识别;其次计算核内部采用卷积核间串行流水的实现架构,减少了内部缓存大小及处理延迟。通过FPGA平台实测,在无剪枝及压缩的情况下,实现了48.6帧/s的处理速率。